CTSD精密ADC—第3部分：实现固有混叠抑制( 二 ) 在CTSD精密ADC系列文章的第3部分

让我们以一个应用示例来了解抗混叠滤波器的要求。在潜艇系统中，声纳传感器发射声波并分析水下回声，以估计周围物体的位置和距离。该传感器的输入带宽为100 kHz ，系统将在ADC输入端检测到的幅度>–85 dB的信号音作为有效的回声源。所以，来自带外的任何干扰都需要由ADC衰减至少–85 dB ，以免被声纳系统检测为输入。在下一节中，我们将针对这些要求构建并比较不同ADC架构的混叠抑制解决方案。
在传统ADC架构中，如逐次逼近寄存器(SAR)和离散时间Σ-Δ (DTSD) ADC ，采样电路位于ADC的模拟输入端，这表明需要在ADC输入之前使用AAF ，如图3b所示。
SAR/奈奎斯特采样ADC的AAF要求
SAR ADC的采样频率一般设置为模拟输入频率(fIN)的2倍或4倍。这种ADC的AAF需要在频率fIN外有一个窄过渡带，这意味着需要一个高阶滤波器。从图4可以看出，采样频率约1 MHz的SAR ADC需要使用五阶巴特沃兹滤波器才能在大于100 kHz的频率下实现–85 dB抑制。对于滤波器实现方案，随着滤波器的阶数增加，所需的无源和运算放大器数量也会增加。这意味着， SAR ADC的AAF在信号链设计中需要大量的功耗和面积预算。
DTSD ADC的AAF要求
Σ-Δ ADC是过采样ADC ，其中采样频率远高于模拟输入频率。AAF设计中要考虑的混叠区域为fs ± fIN 。滤波器的过渡带则要求从fIN至极高的fs 。与SAR ADC AAF相比，这个过渡带更宽，说明所需的AAF阶数也更低。从图4可以看出，对于采样频率为6 MHz的DTSD ADC ，如需在约fs – 100 kHz左右的频率下获得–85 dB混叠抑制，一般需要使用一个二阶AAF 。
在实际应用中，频带内的任何位置都可能存在干扰或噪声，并不止限于采样频率fs附近。任何低于fs/2的频率信号音（如图3中频率f1下的信号音）都不会出现在带内，从而不会降低ADC性能。虽然AAF可以对信号音f1进行一定程度的衰减，但它仍会存在于ADC输出中，属于外部数字控制器必须处理的多余信息。这种信号音是否可以进一步衰减，使其不再出现在ADC输出中？一种解决方案是使用在频率fIN外具有窄过渡带的AAF ，但这会增加滤波器设计的复杂性。另一种解决方案是：使用∑-?调制器环路中的片内数字滤波器。

文章图片

文章图片
图4.AAF的复杂性、ADC架构和目标频段

文章图片

文章图片
图5.前端具有AAF、后端具有数字滤波器的DTSD ADC的STF 。
∑-?调制器环路的数字滤波器
在Σ-Δ ADC中，由于过采样和噪声整形，调制器输出中包含大量冗余信息，因此需要外部数字控制器进行大量处理。如果对调制器数据进行平均、滤波，并以较低的输出数据率(ODR)（通常为2 × fIN）提供，就可以避免这种冗余信息处理。利用抽取滤波器可以将采样速率从fs转换为所需的较低ODR 。关于使用数字滤波器实现采样速率转换，我们将在以后的文章里说明，这里的关键点是离散时间Σ-Δ调制器通常与片内数字滤波器配合使用。前端具有模拟滤波器、后端具有数字滤波器的调制器的组合信号干扰传递函数(TF)如图5所示。
综上所述， DTSD ADC的AAF是基于混叠区域fs周围的信号音所需的衰减而设计的。非混叠区域（例如f1）中的信号音则完全由片内数字滤波器进行衰减。
后端数字滤波器和前端模拟滤波器
SAR ADC要求AAF具有窄过渡带，而Σ-Δ ADC则要求数字滤波器具有窄过渡带。数字滤波器功耗低，易于集成到片内。此外，对数字滤波器的阶数、带宽和过渡带进行编程要比模拟滤波器简单的多。