这款3D-IC EDA工具或将助力中国弯道超车( 二 ) 现在我们都说摩尔定律逐渐走

文章图片

文章图片
Cadence数字与签核事业部产品工程资深群总监刘淼
刘淼进一步指出， Cadence 3D-IC下一个十年从这几个维度出发，第一是先进封装的关键技术，在封装领域有两个趋势，分别是模拟数字化和封装晶圆化， Cadence将拥抱这些变化，发力先进封装。再就是数字设计与签核，我们提系统级的PPA ，肯定跟数字设计要兼容，所以我们要有统一的平台。要做3D堆叠，只有数字就显得没有那么全面，所以还要有模拟设计和验证的加入。最后还要做热仿真与信号完整性分析。所有这一切都放在这个Integrity 3D-IC的平台中。
Integrity? 3D-IC平台是业界首款完整的高容量 3D-IC 平台，它将设计规划、物理实现和系统分析统一集成于单个管理界面中。Integrity 3D-IC平台支持了Cadence第三代 3D-IC 解决方案，客户可以利用平台集成的热、功耗和静态时序分析功能，优化受系统驱动的小芯片（Chilet）的功耗、性能和面积目标（PPA）。

文章图片

文章图片
那么Integrity? 3D-IC平台的“法宝”体现在哪些方面呢？让我们娓娓道来。
万物皆有源， Cadence的理解是，源就是要有一个统一的平台， Cadence的Integrity平台兼容数据和模拟两块，能做到多层级、多技术、多层次、多模型的按需型数据库，要做到这点实属不易，这个兼容性Cadence花了很多年才得以做出来。其实为了让数字和模拟兼容，早在20年前Cadence就推出开放数据库，现在已经更近一步。有了统一的管理界面和数据库， SoC和封装设计团队可以对完整系统进行完全同步的协同优化，更高效地将系统级反馈集成采纳。

文章图片

文章图片
前面我们提到了一些关于3D IC设计的挑战， 3D设计比2D的设计还有一个挑战是周期会长，针对这个问题， Cadence通过早期电热及跨芯片STA ，能够在早期规避散热和功耗的问题，以此来创建稳健的3D-IC设计，利用早期系统级反馈优化全系统PPA 。

文章图片

文章图片
再一个就是时序的Signoff ， 3D的时序分析要比2D复杂的多，在这方面， Cadence有快速、自动裸片间分析技术（RAID），它可以显著降低STA Corner数据和周转周期。同时， Cadence还推出了另外一个并行多模式多Corner（C-MMMC）的技术，可以很好的简化项目管理与机器资源。这两个技术都是Cadence的强项。还可以通过裸片级分层能够显著降低边界模型的数据量。最后是Tempus ECO选项，通过并行多裸片的3D-IC时序ECO ，可以优化系统驱动PPA 。

文章图片

文章图片
下图就是交给客户的流程， Integrity 3D-IC是一个完整且模块化的平台，可以做Native 3D Partitioning ，一开始系统级的工程师决定哪个在上哪个在下，做完以后可以做partition ，可以在系统级里做System -Level Planning 。做完以后可以做die的floorplan等等。最终实现由系统来驱动的PPA目标。

文章图片